Volumes horaires
- CM 20.0
- Projet -
- TD 12.0
- Stage -
- TP 4.0
- DS 4.0
Crédits ECTS
Crédits ECTS 0.4
Objectif(s)
- Comprendre le lien entre l'architecture d'un processeur, son jeu d'instructions et le processus de compilation.
- Application aux architectures RISC et DSP
- Maîtriser la programmation bas niveau des processeurs et l'architecture des systèmes intégrés
Contenu(s)
Architectures des processeurs avancés : Processeur RISC-V
- Représentation et codage des nombres (virgule fixe et virgule flottante)
- Différence entre architecture RISC et CISC
- Jeu d'instructions
- Programmation efficace (langage C, Assembleur, gestion des registres, appels des fonctions)
- Architecture interne du processeur (parties contrôle et opérative, pipeline)
- Architecture mémoire et caches
- Systèmes multiprocesseurs
- Synchronisation multiprocesseurs (mutex, verrous)
- Introduction à OpenMP pour la programmation de multiprocesseur
- Cours de base de microprocesseurs
- Programmation en langage d'assemblage
- Électronique numérique
- Connaissance du langage C
Contrôle des connaissances
100 % examen terminal :
- 2 épreuves écrites – 2h chacune -chacune 50% de la note finale
- aucun document autorisé
- calculatrice, ordinateur, téléphone portable et montre connectée interdits
- En cas de tiers-temps : sujet adapté
En cas de non validation d’une UE, le jury peut autoriser l’élève ingénieur à passer des épreuves complémentaires pour la valider.
Informations complémentaires
Code de l'enseignement : KAEL9M05
Langue(s) d'enseignement : 
Vous pouvez retrouver ce cours dans la liste de tous les cours.
Bibliographie
- Patterson & Hennessy: Computer Organization & Design the hardware/software interface, 2nd edition, Morgan Kaufmann (en anglais)
- Patterson & Hennessy: Computer Architecture, A quantitative approach, 6th edition, , Morgan Kaufmann (en anglais)