Volumes horaires
- CM 24.0
- Projet -
- TD 10.0
- Stage -
- TP 8.0
- DS 2.0
Crédits ECTS
Crédits ECTS 0.5
Objectif(s)
1ère partie (CL1) : L'objectif de cette première partie de cours, outre son aspect introductif à la conception de circuits numériques, est de comprendre, optimiser et concevoir, à partir du fonctionnement du transistor MOS, les éléments logiques de base.
2ième partie (CL2) : L'objectif de la deuxième partie de cours est de concevoir des systèmes plus gros à partir des éléments de base vue dans la première partie. Les méthodes et algorithmes de base des outils de synthèse automatique sont présentés
Savoir concevoir des circuits numériques étant donnés une spécification de fonctionnalité et un ensemble de composants de base
Contenu(s)
CL1 :
Le transistor CMOS
L'inverseur
Les fonctions logiques de base
Optimisations des portes logiques
CL2 :
Rappel d'algèbre de bool
Optimisation et factorisation des fonctions logiques (algorithme de Quine - Mc Kluskey)
Architecture des FPGA
Synthèse logique
Décomposition d'un
circuit en PC-PO
Synthèse de la PC
Synthèse d'architecture
Cours d'électronique numérique et analogique de base - fonctionnement des transistors - fonctions électroniques
Contrôle des connaissances
35% contrôle continu : Rendu TP en CL1 + examen écrit CL1
65% examen terminal :
- 1 épreuve écrite en CL2 - 2h
- sans document
- En cas de tiers-temps : sujet adapté
En cas de non validation d’une UE, le jury peut autoriser l’élève ingénieur à passer des épreuves complémentaires pour la valider.
Informations complémentaires
Code de l'enseignement : KAIE9M17
Langue(s) d'enseignement : 
Vous pouvez retrouver ce cours dans la liste de tous les cours.
Bibliographie
The Synthesis Approach to Digital System Design
P. Michel, U. Lauther, P. Duzy (éditeurs), Kluwer Academic Publishers, 1992
ISBN : 0-7923-9199-3
Behavioral Synthesis and Component Reuse with VHDL
A. A. Jerraya, H. Ding, P. Kission, M. Rahmouni, Kluwer Academic Publishers, 1997
ISBN : 0-7923-9827-0
Conception Logique et Physique des Systèmes Monopuces
Sous la direction de A. Jerraya, Hermes, 2002 (in French)
ISBN : 2-7462-0434-7
Conception de Haut Niveau des Systèmes Monopuces
Sous la direction de A. Jerraya, Hermes, 2002 (in French)
ISBN : 2-7462-0433-9
Algorithms for VLSI Design Automation
S. Gerez, Wiley, 1999
ISBN : 0-471-98489-2
Architectures Logicielles et Matérielles
P. Amblard, J.C. Fernandez, F. Lagnier, F. Maraninchi, P. Sicard, P. Waille, Dunod, 2000 (in French)
ISBN : 2-10-004893-7