Volumes horaires
- CM 14.0
- Projet -
- TD 6.0
- Stage -
- TP 2.0
- DS 2.0
Crédits ECTS
Crédits ECTS 0.25
Objectif(s)
Connaître les principes architecturaux des processeurs modernes (unités centrales, hiérarchie mémoire, multiprocesseurs, communications sur la puce).
Comprendre comment sont conçus et évalués les processeurs et les systèmes sur puce.
Architecture matérielle et interface matériel-logiciel
Contenu(s)
Chapitre 1 : Introduction
Chapitre 2 : Architecture Vue du Programmeur - le jeu d instructions
Chapitre 3: Conception d'un processeur simple : partie opérative, partie
contrôle
Chapitre 4: Contrôle multi-cycle d'un processeur simple
Chapitre 5: Processeur Pipeline
Chapitre 6: Performance des Architectures d ordinateurs
Chapitre 7: Hiérarchie Mémoire
Chapitre 8: Multiprocesseurs
Chapitre 9: Synchronisation et cohérence de caches
Chapitre 10: Introduction à OpenMP
Programmation C et assembleur.
Micro-contrôleur.
Contrôle des connaissances
100% examen :
- 2 épreuves écrites - 2h
- Documents interdits
- Calculatrice et matériels électroniques interdits
- En cas de tiers-temps : notation adaptée (facteur 1.33)
En cas de non validation d’une UE, le jury peut autoriser l’élève ingénieur à passer des épreuves complémentaires pour la valider.
Informations complémentaires
Code de l'enseignement : KAIE9M05
Langue(s) d'enseignement : 
Vous pouvez retrouver ce cours dans la liste de tous les cours.
Bibliographie
Computer Organization and Design: The Hardware/Software Interface, Patterson and Hennessy (il existe une traduction en français, chez Dunod)
Computer Architecture: a Quantitative Approach , Patterson and Hennessy, Quatrième Edition
Notes de cours de Berkeley, MIT, etc...
Traduction de transparents de Bob Brodersen et Randy Katz
•Articles de revues et de conférences
•White papers